硅基疊層電池技術(shù)一直都是量產(chǎn)商用電池實(shí)現30%甚至35%超高光電轉換效率的最重要的方向之一（如果不是唯一方向的話(huà)）。理論上講帶寬匹配、疊層界面匹配都沒(méi)什么毛??；經(jīng)濟上講晶體硅襯底沒(méi)有敵手。在之前的7月份，兔子介紹過(guò)鈣鈦礦/晶硅疊層電池技術(shù)方向的最新進(jìn)展，也就是斯坦福和亞利桑那州立大學(xué)聯(lián)合報道的23.6%的鈣鈦礦/晶硅四端口疊層電池世界紀錄。這次兔子通報的最新進(jìn)展，是澳大利亞國立大學(xué)（AustralianNationalUniversity,ANU）22.5%的工作。
23.6%都有了，22.5%還好意思說(shuō)什么勁？這里面有重大不同。撿最重要的講，這個(gè)區別就是澳洲國立的底層晶硅電池用的是n型“同質(zhì)結“晶硅電池，而之前報道的斯坦福底層晶硅電池用的是異質(zhì)結，也就是我們通常說(shuō)的HIT或者SHJ電池。用”同質(zhì)結“極大程度上解放了頂層鈣鈦礦電池的制備溫度，為進(jìn)一步發(fā)展高效頂層鈣鈦礦電池解決了非常重要的一個(gè)障礙。至少在不遠的將來(lái)，29%的效率是有可能的。
?。╓u,Energy&EnvironmentalScience,2017）
為什么要同質(zhì)結？
筆者第一次用“同質(zhì)結”這個(gè)術(shù)語(yǔ)，覺(jué)得比較別扭。畢竟絕大部分的晶硅電池不就是擴散就是離子注入，被摻雜的材料都是晶體硅，當然是同質(zhì)結。這就跟說(shuō)“普通人”是“非基因改造人類(lèi)”差不多。當然這里主要是為了跟HIT區分開(kāi)來(lái)，所以強調“同質(zhì)”。
其實(shí)同質(zhì)異質(zhì)并不重要，重要的是制備溫度。我們知道鈣鈦礦/晶硅電池的制備順序是先晶硅后鈣鈦礦，這個(gè)溫度耐受性就比較重要了。比如我們知道的最普遍的基于介孔氧化鈦電子傳導層的鈣鈦礦太陽(yáng)能電池的制備溫度必須要高于400C，在這個(gè)溫度下，HIT電池基本完蛋；事實(shí)上HIT在200C以上就不行了，主要是它的非晶硅層受不了。這就要求鈣鈦礦頂層電池只能采用低溫制備工藝。比如很多主流的PECVD和ALD的工藝都不能使用了。而且一般而言，低溫制備的鈣鈦礦電池的熱穩定性都比較差。而熱穩定性是目前鈣鈦礦電池需要解決的關(guān)鍵問(wèn)題之一
晶體硅底層設計特點(diǎn)
ANU采用的是屬于n型同質(zhì)結電池，摻雜通過(guò)普遍的硼磷高溫摻雜實(shí)現，解決了溫度的問(wèn)題。然而對于疊層電池，特別是雙端口串聯(lián)疊層電池而言，子電池的開(kāi)壓極其重要，所以如果不加表面鈍化的話(huà)，會(huì )完全落了HIT的下風(fēng)。為了解決問(wèn)題，ANU采用了開(kāi)孔的局域接觸（Si/Cr/Pd/Ag/ITO）+Al2O3/SiNx鈍化層方案，類(lèi)似于PERC，使得開(kāi)壓達到了尚可接受的0.62V。然而局域接觸（1%）付出的代價(jià)是，填充因子就比較慘淡了！只有72%到74%的樣子。更進(jìn)一步，如果用局域擴散PERL的話(huà)，或許開(kāi)壓和填充因子都會(huì )有所提升。
SiNx也與一般的標準晶硅電池的不同，折射率達到了2.8，也就是說(shuō)硅的含量高得多。這樣的設計有更好的光學(xué)折射率匹配，而短波寄生吸收則不是問(wèn)題，因為短波幾乎都被鈣鈦礦吸收了。
鈣鈦礦頂層設計特點(diǎn)
鈣鈦礦頂層電池使用的是MoOx/Spiro-OmetaD/Cs_0.07Rb_0.03FA_0.765MA_0.135PbI_2.55Br_0.45/介孔TiOx/高密度TiOx/ITO的結構。改造后的鈣鈦礦層在大尺度上具有更好的均勻性。
Spiro-OmetaD的寄生吸收比較嚴重。ANU作者認為將它替換為NiOx以后會(huì )有更好的光學(xué)性能（跟斯坦福組的思路一致）。節省下來(lái)的2.7mAcm-2的短路電流，實(shí)現電流匹配，反過(guò)來(lái)就可以用更高開(kāi)壓的鈣鈦礦材料了。和更高開(kāi)壓的晶硅底層結合，作者認為基本可以實(shí)現1.97V的串聯(lián)開(kāi)壓，遠超現在的1.75V。
結語(yǔ)：未來(lái)展望
ANU的作者認為，經(jīng)過(guò)優(yōu)化設計上下兩層和中間接觸層，提升的開(kāi)壓和填充因子（78%）有望在實(shí)現29%的轉化效率。
兔子思考的是，如果開(kāi)壓和填充因子的矛盾如此難以調和，那么TopCON，亦或是選擇載流子接觸類(lèi)型的晶體硅底層是不是更好的方案？
兔子再思考的是，晶硅疊層的技術(shù)線(xiàn)路，對于晶硅本身的p型、n型之爭，會(huì )有什么樣的影響？
一旦解放了溫度這個(gè)限制，應該是開(kāi)拓了很多設計的思路吧？
